Click here to send us your inquires or call (852) 36130518

HISTOIRE DES UNITES CENTRALES DES ORDINATEURS

�2002, 2006 Jean Bellec

en construction

retour histoire informatique

Je pensais au d�but d�crire l'�volution des processeurs mais il m'a sembl� pr�f�rable d'y adjoindre au moins partiellement les �volutions des architectures des m�moires principales et des canaux d'entr�es-sorties, ainsi que les �volutions de l'architecture sous l'angle de vue du concepteur de processeurs.

***

Les ordinateurs sont largement les descendants des calculatrices num�riques capables d'effectuer une op�ration sur des nombres introduits par l'op�rateur ou stock�s dans des registres. L'utilisation de circuits �lectroniques pour replacer les m�canismes d'horlogerie ou la logique � relais permit de faire des op�rations �l�mentaires beaucoup plus vite qu'auparavant. Si de nombreuses applications de gestion pouvaient se contenter de ces op�rations (addition, soustraction, multiplication, pourcentage), beaucoup d'applications militaires et scientifiques n�cessitaient l'ex�cution d'un algorithme c'est � dire d'une s�quence d'instructions. La puissance des calculateurs capables d'ex�cuter des s�quences d'instructions fut d�montr�e par Alan Turing avant m�me l'av�nement du premier ordinateur.

Les calculatrices � programme enregistr� (y compris les programmes par cartes et les automates) ont comme �l�ment principal des instructions qui sp�cifient la commande � ex�cuter et les op�randes concern�s par cette commande (en g�n�ral des registres de calcul). La commande peut �tre sp�cifi�e dans l'instruction sous forme d�cod�e comprenant un bit par porte � valider dans les circuits de commande des alimentations d'op�randes  ou des op�rateurs, solution gagnant du temps, mais g�n�ralement on�reuse ou sous forme cod�e, solution g�n�ralement employ�e mais prenant le temps de la d�codification.

La nature des op�randes d�pendait des applications. Les applications de statistiques et de comptabilit� n�cessitaient essentiellement des op�rations sur des nombres repr�sent�s ext�rieurement sous forme d'un ensemble discret de chiffres; elles avaient par ailleurs � se pr�occuper de faire des op�rations (comparaison) sur des libell�s cod�s en alphanum�rique . Les applications scientifiques et techniques recherchaient des op�rations rapides favoris�es par une repr�sentation binaire des nombres.

Deux probl�mes aux solutions assez largement contradictoires se sont pos�s aux designers pendant les ann�es 1950: la diminution du co�t des machines et l'augmentation de leurs performances.

La r�duction de co�t semblait devoir �tre atteinte par une architecture "s�rie" pouvant se contenter d'op�rateurs sur un seul bit. Quelques registres de travail toujours disponibles, des m�moires d'acc�s s�rie bas�es sur des tambours magn�tiques ou des lignes � retard conduisaient � une architecture simple et relativement �conomique. Cependant, les machines m�canographiques �taient d�j� des machines parall�les (sur 12 ou 80 bits) et le traitement par l'ordinateur n�cessiterait des conversions parall�le/s�rie et s�rie/parall�le, et par ailleurs une machine s�rie �tait par construction au moins un ordre de grandeur plus lente qu'une machine parall�le. Des compromis entre ces deux architectures furent r�alis�s comme les machines dont le parall�lisme �tait limit� � un caract�re, solution fort r�pandue en 1960 et qui repr�sentait un bon compromis pour les machines de gestion.

Si certaines calculatrices �lectroniques initiales ex�cutaient leurs op�rations en �tant synchronis�es par une source m�canographique ext�rieure, on constata assez t�t que la mise au point de s�ries de calculateurs asynchrones pr�sentait de grandes difficult�s en particulier dues � la variation des caract�ristiques physiques des composants �lectroniques (tubes et semi-conducteurs) et on imagina de synchroniser int�rieurement l'ordinateur par une horloge interne ou plus exactement un oscillateur de synchronisation des op�rations (on disait parfois unification). Cet oscillateur (g�n�ralement contr�l� par un simple circuit RC �tait assez facilement r�glable et le ralentissement de l'horloge pouvait �tre une solution � une certaine fatigue de composants). Le d�veloppement de calculateurs enti�rement ou partiellement asynchrones resta un sujet de discussion. La synchronisation par horloge alignait les performances sur les op�rateurs les plus complexes et les composants les plus douteux, elle introduisait des retards intrins�ques dans la machine. Cependant, la plupart des designs de processeurs asynchrones -et chaque constructeur en a �tudi�, se traduisirent par des �checs traumatisants qui d�courag�rent la recherche de meilleures options de conception de telles machines.
Les machines synchronis�es furent elles-m�mes de deux types: celles fournissant une synchronisation g�n�rale posant des probl�mes de distribution des signaux d'horloge sur des dizaines de m�tres dans les ordinateurs des  ann�es 1950 et celle d'horloges distribu�es n�cessitant des m�moire tampons inter-unit�s. cette derni�re solution se r�pandit progressivement et avait l'avantage de s'adapter mieux � une conception modulaire des syst�mes.

L'analyse des algorithmes conduisit imm�diatement au souci de d�finir des instructions conditionnelles � ex�cuter en fonction de la valeur des r�sultats des op�rations pr�c�dentes. Il �tait relativement facile � r�aliser des indicateurs de r�sultats � partir de l'op�rateur de calcul (indicateur de report -carry- et indicateur de signe). Un indicateur d'identit� souvent cod� avec les deux premiers compl�taient les registres de la machine, plus ou moins cach�s au programmeur.

Au d�but, une des solutions pour assurer l'encha�nement des instructions d'un m�me algorithme fut de prolonger le mot d'instructions par l'adresse de l'instruction suivante. Cette approche permettait de ranger l' instruction suivante sur le tambour � une distance variable d�pendant de la dur�e d'ex�cution de l'instruction en cours. Cependant, cette solution �tait encombrante et on lui pr�f�ra la solution du compteur d'instruction (program counter) qui contient en permanence l'emplacement de l'instruction suivante g�n�ralement cons�cutive � celui de l'emplacement en cours. Dans les ordinateurs � instructions de longueur constante, ce compteur est incr�ment� de 1 mot par cycle, dans le cas o� les instructions sont de longueur variable (ex: S/360) ce compteur est incr�ment� de la longueur de l'instruction. Les instructions conditionnelles et les instructions r�p�t�es (boucles ou it�rations) sont r�alis�es le plus souvent par une instruction de chargement du compteur d'instructions (JUMP ou BRANCH).

Un grand d�bat � l'origine des ordinateurs qui se poursuit jusqu'� aujourd'hui a �t� celui de la banalisation de la m�moire entre programmes et donn�es. L'architecture banalis�e dite de von Neumann triompha au milieu des ann�es 1950, par suite de la similitude des deux �l�ments, similitude augment�e par la programmation automatique. Il �tait �galement consid�r� comme primordial de pouvoir modifier dynamiquement les instructions pour pouvoir adresser des donn�es diff�rentes (ex: tableaux de variables) avec les m�mes instructions. D'autres consid�rations de micro-optimisation (stockage de constantes) militaient aussi pour cette uniformisation de la m�moire.

Il faut noter que des alternatives � la modification dynamique des programmes pour la gestion des tableaux furent fournis par la mise au point des registres d'index et par l'�tablissement de l'adressage indirect qui permettaient de d�signer une m�moire contenant non pas les donn�es mais l'adresse des donn�es. Plus tard, se rajout�rent la possibilit� de cascader plusieurs registres d'index ou des descripteurs indirects. Il arriva sur des machines des ann�es 1960 que la dur�e de pr�paration des instructions devenait impossible � pr�voir et qu'il devint n�cessaire de prendre des pr�cautions contre la possibilit� de programmer des instructions sans fin avec de tels m�canismes.

 

La m�moire a �t� du temps des m�moires � tambours ou des tubes de Williams adress�e par l'adresse physique (n� de t�te, n� de mots sur la piste), puis avec la g�n�ralisation des m�moires � tores, les positions de m�moire (mots de 1 ou plusieurs caract�res ou cha�nes de bits de longueur fixe) furent d�sign�s par des adresses de valeur continues.
La capacit� d'adressage devint une des caract�ristiques importantes de la visibilit� de l'architecture de la machine au m�me titre que les types d'instruction et les types de donn�es manipul�es par celles-ci. Il arriva tr�s souvent que les compromis faits au moment de la conception d'un processeur entra�n�rent par une capacit� d'adressage trop r�duite une obsolescence anticip�e des logiciels con�us pour cette ligne de produits.

Un autre d�bat r�gna entre les partisans d'un adressage binaire et ceux d'un adressage d�cimal. Les seconds arguaient de la disponibilit� d'un additionneur d�cimal qui pouvait �tre r�utilis� pour les calculs d'adresse ainsi que d'une meilleure lisibilit� externe des valeurs d'adressage. Les premiers firent triompher leur point  de vue d�s la fin des ann�es 1950 et d�finitivement quelques ann�es plus tard en montrant la plus grande simplicit� de l'unit� de commande d'adressage. 

Une controverse qui dura plus longtemps (et dure encore) fut le choix entre faire les op�rations arithm�tiques directement sur la m�moire ou de les limiter � des op�rations sur des registres. La seconde th�orie, qui permettait d'utiliser des zones d'adressage plus courtes pour les op�rations arithm�tiques, fut m�me pouss�e � l'extr�me dans les machines � piles o� la position des op�randes �tait implicite. Seules des op�rations de lecture ou d'�criture en m�moire principale citaient des adresses compl�tes.

L'autre d�bat concernait le nombre d'op�randes explicites cit�es dans une instruction. Certains estimaient que la logique des instructions du type " c=a + b" sous-entendait l'usage d'instructions � 3 adresses. D'autres estimaient suffisant  le nombre de 2 adresses explicites, les partisans des machines � piles se contentaient de 0 ou une seule adresse. 

Lors de la conception de la s�rie S/360, IBM estima n�cessaire de ne pas faire de d�cisions optimales pour une seule machine mais simultan�ment sur toute une gamme de produits de puissances et d'usages diff�rents. Pour r�soudre le probl�me de la longueur d'adressage, la S/360 �tablit l'usage d'un registre de base (second registre d'index) qui contenait une adresse de 24 bits (soit 16 millions d'octets) associ� � une syllabe d'adresse r�duite � 12 bits (4Ko) ainsi qu'� des registres d'index �galement sur 24 bits.

Une des caract�ristiques importantes gouvernant le co�t et les performances d'un processeur est la largeur du chemin de donn�es. Nous avons vu plus haut le naissance des ordinateurs s�rie (chemin de donn�es sur 1-bit) et ordinateurs parall�les (chemins de donn�e sur 1 mot). On s'est aper�u au d�but des ann�es 1960, qu'il n'�tait pas obligatoire d'aligner la taille des chemins de donn�es sur celle des registres de mots d'instruction, ni sur celle des registres de calcul, ni m�me de celle de l'unit� arithm�tique. Il �tait possible de r�duire le chemin de donn�es au d�pens des performances en transmettant successivement des portions de mots (par exemple chaque caract�re) ou bien au contraire de transmettre simultan�ment en parall�le des entit�s comportant plusieurs mots de fa�on � lib�rer plus t�t l'entit� �mettrice. C'est sur cette particularit� que se sont fond�es les lignes de produits compatibles comme la s�rie 360.

Les transferts de donn�es peuvent se faire � l'unit� ou en blocs. Le transfert par bloc de plusieurs unit�s de transfert permet de d�signer seulement l'adresse de la premi�re et le nombre d'unit� � transf�rer, ce qui ne n�cessite que seule op�ration de synchronisation pour l'ensemble du bloc. Ce m�canisme permet de gagner des performances en anticipant le besoin en donn�es ou programmes, � un moindre co�t qu'une augmentation de la largeur des chemins de donn�es, sp�cialement pour les transferts � longue distance (entre armoires dans les ann�es 1950, en sortie de la puce aujourd'hui). Les transferts sous forme de blocs n�cessitent toutefois des m�moires tampons additionnelles puisque les informations transf�r�es ne sont pas imm�diatement utilis�es comme donn�es ou comme instructions par le processeur.

***

On peut distinguer trois �tapes dans l'histoire de la conception des unit�s centrales:

  • l'�tape des ordinateurs s�quentiels o� l'ordonnancement des travaux de la machine est fond�e sur le compteur d'instructions. Au cours de cette �tape a �t� introduit le recouvrement des instructions, sans alt�ration de la s�quence d'instructions.
     

  • l'�tape d'un fonctionnement asynchrone des diff�rentes parties de l'unit� centrale reli�s par des m�canismes de caches (et/ou de files). La syst�matisation de ces concepts s'est av�r� beaucoup plus "manageable" que l'asynchronisme g�n�ral pr�ch� plus t�t et source d'une quasi-impossibilit� de mise au point.
     

  • l'�tape d'un fonctionnement "out of order" des instructions qui permet la r�duction de la complexit� du code d'instruction, tout en respectant les besoins de compatibilit� du logiciel en apportant la capacit� d'op�rations vectorielles. Dans la pratique, la solution adopt�e � partir des ann�es 1990 a �t� la traduction dynamique du "code objet" du compilateur en un code RISC sans branchement sur un cache de registres de travail.
    On notera que l'Itanium aura pr�f�r� l'approche d'un nouveau code objet devant �tre optimis� par le compilateur.

Chacune de ces �tapes repr�sente des d�veloppements complexes et co�teux qui ne repr�sentaient que des am�liorations relativement minimes (de l'ordre de 2x) sur les performances de la g�n�ration pr�c�dentes. L'adoption de ces concepts a �t� frein�e par les am�liorations technologiques qui ont permis la r�duction des distances entre transistors et la baisse de co�t de processeurs de la g�n�ration pr�c�dente. Le d�veloppement du multiprocessing d'abord et du multi-cores actuellement a lui aussi retir� de l'int�r�t � une �volution de la structure interne du processeur.

La progression dans les �tapes pr�c�dentes n'a �t� possible que gr�ce � la technologie qui a permis un �largissement consid�rable des chemins de donn�es et la cr�ation �conomique de caches -structures r�guli�res consommant peu de surface-.

IL reste encore quelque challenges:

  • le parall�lisme du logiciel est difficile � exploiter en dehors des calculs vectoriels et des traitements graphiques, ce qui pose le probl�me de l'optimisation des multi-cores (saura-t-on utiliser un 16X cores sur un ordinateur personnel?)
     

  • le mur de la chaleur est un probl�me � adresser par la technologie (refroidissement, diminution des tensions d'alimentation...) et aussi par des mesures au niveau de la logique et du logiciel (mise en veille dynamique des circuits non utilis�s). Parall�lement, les besoins en autonomie des objets mobiles exigent qu'un effort urgent est n�cessaire pour d�cro�tre la consommation des processeurs.
     

  • �quilibre entre processeurs "general purpose" et processeurs sp�cialis�s. L'exp�rience pass�e est que les premiers ont finalement pris l'avantage, les seconds n'ayant eu qu'une vie de dur�e limit�e dans une niche. Le d�bat risque de rebondir avec l'av�nement de "systems on one chip" o� les niches peuvent sinon s'�terniser du moins couvrir toute une g�n�ration de technologie.
     

 

 

 

 

 

 

 

 

按揭計算機| 買樓| 上車盤| 搵樓| 屋苑| 樓盤| 地產| 租樓| 租盤| 二手樓| 新盤| 一手樓| 豪宅| 校網| 放盤| 樓價| 成交| 居屋| 貝沙灣| 美孚新邨| 嘉湖山莊| 太古城| 日出康城| 九龍站 | 沙田第一城| 西半山 樓盤| 樓市走勢| 青衣| 西貢 樓盤| 荃灣 樓盤| Grand Austin出售的樓盤| 西半山| 西貢| 荃灣| 貝沙灣租盤| 貝沙灣樓盤| 美孚新邨租盤 | 美孚新邨樓盤| 嘉湖山莊租盤 | 嘉湖山莊樓盤 | 太古城租盤 | 太古城樓盤 | 九龍站租盤| 九龍站樓盤| 日出康城租盤 | 日出康城樓盤 | 沙田第一城租盤| 沙田第一城樓盤 | 西半山租盤| 西貢租樓| 西貢租盤 | 青衣租樓| 青衣租盤 | 荃灣租樓| 荃灣租盤 |

雪茄网购| 雪茄| 哈瓦那雪茄| 雪茄价格| 雪茄烟网购| 雪茄专卖店| 雪茄怎么抽| 雪茄烟| 雪茄吧| 陈年雪茄| 大卫杜夫雪茄| 保利华雪茄| 古巴雪茄品牌| 古巴雪茄| 古巴雪茄多少钱一只| 古巴雪茄专卖网| 烟斗烟丝| 烟丝| 小雪茄| 金特罗雪茄| 帕特加斯d4 | 蒙特雪茄| 罗密欧朱丽叶雪茄| 网上哪里可以买雪茄| 限量版雪茄| 雪茄专卖| 雪茄专卖网| 雪茄哪里买| 买雪茄去哪个网站| 推荐一个卖雪茄的网站| 雪茄烟| 古巴雪茄价格| 雪茄海淘| 雪茄网|

噴畫| banner| banner 價錢| Backdrop| Backdrop 價錢| 易拉架| 易拉架 價錢| 橫額| 印刷| 橫額印刷| 印刷 報價| 貼紙| 貼紙印刷| 宣傳單張| 宣傳單張印刷| 展覽攤位| 書刊 印刷| Bannershop| Ebanner| Eprint| 印刷公司| 海報| 攤位| pvc板| 易拉架設計| 海報印刷| 展板| 禮封| 易拉架尺寸| foamboard| hk print| hong kong printing| Printing| 喜帖| 過膠| 信封| backdrop| print100| 咭片皇| 印館|

邮件营销| Email Marketing 電郵推廣| edm营销| edm| 营销软件| 推广软件| 邮件群发软件| 邮件群发| email marketing| direct marketing| email marketing software| email marketing service| email marketing tools| email mkt| remarketing| edm| edm marketing| email subscription| website subscription| email survey| email whitelist| sign up form| email subject line| subject line| email subject| best email subject lines| free email marketing| Mailchimp| Hubspot| Sendinblue| ActiveCampaign| Aweber| 邮件主题怎么写| 邮件主题| 邮件模板| Maichimp| benchmark|

wms| vending machine| barcode scanner| QR code scanner| SME IT| it solution| rfid tag| rfid| rfid reader| it outsourcing| POS label| IRLS| IT Support| system integration| software development| inventory management system| label printing| digital labelling| barcode label| Self Service Kiosk| Kiosk| Voice Picking| POS scanner| POS printer| System Integrator| printing labels| Denso| barcode| handheld| inventory management| warehouse management| stock taking| POS| Point of sale| Business service| Web Development| vending| app development| mobile app development| handheld device| terminal handheld| inventory management software| pos system| pos software| pos hardware| pos terminal| printer hong kong| receipt printer| thermal printer| thermal label printer| qr code scanner app| qr scanner app| online qr code scanner| qr code scanner online mobile| qr code scanner download| mdm| mobile solutions| mdm solutions| mobile device management|

Tomtop| Online Einkaufen| online shop| Autozubehör| Bekleidung| Kopfhörer| badausstattung| Badmöbel| smartwatch günstig| Luftbefeuchter| lichtbox| Kosmetiktaschen| Make-Up Pinsel| Smartphones günstig| tablet günstig| Wanderstock| fahrrad maske| spielekonsole| spielkonsole| Geldbeutel| Gaming Kopfhörer|

electric bike| best electric bike| electric bikes for adults| e bike| pedal assist bike| electric bikes for sale| electric bike shop| electric tricycle| folding electric bike| mid drive electric bike| electric trike| electric mountain bike| electric bicycle| electric bike review| electric fat bike| fat tire electric bike| women's electric bike |

office| 地產代理| 辦公室| Property Agent| Hong Kong Office Rental| hong kong office| 物業投資| office building| Commercial Building| Grade A Office| 寫字樓| 商業大廈| 甲級寫字樓| 頂手| 租寫字樓| leasing| Rent Office| 地產新聞| office for sale| office building|

太古廣場| 海富中心| 中港城| 統一中心| 瑞安中心| 力寶中心| 信德中心| 新港中心| 中環中心| 合和中心| 康宏廣場| 星光行| 鷹君中心| 遠東金融中心| 港晶中心| 無限極廣場| 光大中心| 中遠大廈| 海港中心| 新世界大廈| 永安中心| 南洋中心| 永安集團大廈| 華潤大廈| 永安廣場| 朗豪坊| 時代廣場| 新世紀廣場| 太古城中心| 希慎廣場| 交易廣場| 創紀之城| 港威大廈| 企業廣場| 新文華中心| 置地廣場| 怡和大廈| 世貿中心| 太子大廈| 中信大廈| 禮頓中心| 中銀大廈| 銅鑼灣廣場| 環球大廈| 海濱廣場| 新鴻基中心| 萬宜大廈| Tower 535| 高銀金融國際中心| 海濱匯| 皇后大道中9號| 國際金融中心| 半島中心| 利園三期| 天文臺道8號| 信和廣場| 娛樂行| 南豐大廈| 帝國中心| 中環廣場| 美國銀行中心| 尖沙咀中心| 新東海商業中心| Chater House| Nexxus Building| One Island East| 中匯大廈| Fairmont House| 華懋廣場| 中建大廈| 北京道1號| 胡忠大廈| Central Plaza| The Centrium| LHT Tower| China Building| AIA Central| Crawford House| Exchange Tower| AIA Tower| World Wide House| One Kowloon| The Gateway | One Island South| Jardine House| Millennium City | Exchange Square| Times Square | Pacific Place| Admiralty Centre| United Centre| Lippo Centre| Shun Tak Centre| Silvercord| The Center| Mira Place| Ocean Centre| Cosco Tower| Harcourt House| Cheung Kong Center|

school| international school of hong kong| international school| school in Hong Kong| primary school| elementary school| private school| UK school| british school| extracurricular activity| Hong Kong education| primary education| top schools in Hong Kong| ESF| english schools foundation| Anfield school| american international school| Shrewsbury International School| Kellett School| singapore international school| Malvern College Hong Kong| Canadian international school| Victoria Kindergarten| Preparatory|